У меня возникли проблемы с проектированием однопортового ПЗУ на плате Spartan 6. Я использую предоставленный основной генератор для создания блочной памяти и выбираю ПЗУ с одним портом с шириной 32 бита и глубиной 256 с файлом coe, который просто...

Я реализовал передатчик и приемник HDMI на плате Atlys Spartan 6. Он работает правильно. Я использую 1080p @ 60 Гц. Плата берет один пиксель, декодирует его, кодирует обратно и отправляет на монитор. Теперь мне нужно определить начало нового...

Я пытаюсь реализовать простой множитель. У меня есть текстовый файл, из которого есть два столбца. Я умножаю столбец 1 на столбец 2. Вот код в Verilog: module File_read( input clk ); reg [21:0] captured_data[0:10]; reg [21:0] a[0:8]; reg [21:0]...

Я новичок в использовании VHDL и столкнулся с проблемой в своем проекте. Я пытаюсь сделать FPGA для преобразования из одного протокола связи в другой, и для этой цели было бы полезно иметь возможность хранить (надеюсь, несколько) пакетов перед...

Я пытаюсь создать (очень простой) графический процессор на ПЛИС Spartan-6 с использованием VHDL. Большая проблема, с которой я столкнулся, заключается в том, что мое понимание HDL довольно ограничено — я писал свой код, используя вложенные циклы...

Я пытаюсь понять тайминги записи в память для FPGa 7-й серии, используя пользовательский интерфейс для контроллера памяти, созданного MIG (работающего на скорости 4:1). Я использую документацию ug586 . от Ксилиникса. Особенно я пытаюсь понять...

Я пишу код, выполняющий метод трапецеидального интегрирования. В коде есть часы FPGA (я использую Mimas Spartan 6), SIGNAL (новая точка, которую необходимо учитывать при интегрировании), x (интервал между точками) и SUM (результат прошлых...

Я пишу код Verilog для FPGA Sparatn-6 Xilinx, в котором я хотел бы перенастроить ввод-вывод во время «времени выполнения», в частности, между несимметричными и дифференциальными буферами ввода-вывода. Я прочитал список примитивов буфера...