У меня есть коды VHDL, как у D-триггера, и T-триггера, который использует его структурно: он состоит из DFF с входом D, T Xored с Q, часами. Но моя симуляция дает мне сигнал, который имеет на выходе только красную прямую линию «U». Я думаю, это...