Я новичок в Xilinx HLS. Я следую руководству ug871-vivado-high-level-synchronous-tutorial.pdf (стр. 77). Код #define N 32 void array_io (dout_t d_o[N], din_t d_i[N]) { //..do something } После синтеза я получил отчет типа...

Занимаясь цифровым дизайном в systemverilog, я столкнулся с проблемой, связанной с гоночными условиями. Испытательный стенд (который я не могу изменить), который управляет моим дизайном, управляет входами таким образом, что некоторые регистры в...