Я делаю проект обработки изображений на оценочной плате Zedboard Zynq, используя построенную на ней FPGA. Я написал блок обработки изображений, используя HLS, и создал IP с вводом и выводом в виде потоков AXI4 с шириной 8. Как мне прочитать...