Эквивалентный примитив Xilinx примитива ICE40 SB_IO?

У меня есть пример проекта в Verilog, который изначально был для ICE40 FPGA, я хочу импортировать его в Xilinx FPGA по причине ресурсов. В ICE40 есть этот примитив SB_IO, который определяет порты ввода/вывода. Я не совсем понимаю это и интересно, есть ли аналогичный или эквивалентный примитив в Xilinx FPGA? Или как перевести его в домен Xilinx FPGA?

Пример кода выглядит следующим образом:

SB_IO #(
    .PIN_TYPE(6'b010100),
    .PULLUP(1'b0),
    .NEG_TRIGGER(1'b0),
    .IO_STANDARD("SB_LVCMOS")
) iob_data_I[SDW-1:0] (
    .PACKAGE_PIN(disp_data),
    .CLOCK_ENABLE(1'b1),
    .OUTPUT_CLK(clk),
    .D_OUT_0(phy_data)
);

Пожалуйста, помогите, спасибо!


xilinx fpga equivalent ice40
person TerryL    schedule 15.04.2021    source источник

Ответы (1)


arrow_upward
0
arrow_downward

Похоже, что SB_IO используется как выходной регистр. Таким образом, эквивалентом Xilinx будет FDRE или другой примитив DFF с атрибутом (*IOB="TRUE"*), установленным для него, чтобы побудить его упаковываться в блок регистров ввода-вывода.

person gatecat    schedule 23.04.2021