Altera FPGA Max10 имеет 4 доступных PLL (1-4).
Вопрос: Есть ли способ определить, какой PLL я могу использовать для своего проекта, или как Quartus выбирает PLL?
И какой тактовый вход для конкретного PLL я должен использовать для ADC1, когда у меня есть два варианта в одном и том же банке?
Спасибо!
В файле Altera .qsf вы можете указать место для экземпляра PLL, используя:
set_location_assignment PLL_{number} -to "{path}"
E.g.:
set_location_assignment PLL_1 -to "my_module:my_module_e|pll"
Но специальное размещение не является обязательным, и его можно оставить на усмотрение инструмента размещения, если только нет особых требований, таких как ограничения и ограничения скорости или размера.
