У меня есть рабочий DFF под модулем ниже.
d_flip_flop_edge_triggered DFFT(Q, Qn, C, D);
Однако, когда я переключаю вход «D» на «Qn» — чтобы сделать счетчик деления на 2 — на выходе тестового стенда не отображается ни Q, ни Qn. Он красный, как будто произошла ошибка.
Вот полный код:
module divBy2UsingDFF(Q, Qn, C, D
);
output Q;
output Qn;
input C;
input D;
wire Qn;
d_flip_flop_edge_triggered DFFT(Q, Qn, C, Qn);
endmodule
Я новичок в Verilog, и я предполагаю, что это проблема синтаксиса.