Как протестировать модуль verilog, созданный Chisel, в VCS? Как vpi_uer.cc работает в chisel?

В chisel-tutorial, после того, как я запустил

sbt "run Hello --backend v --compile --test --genHarness --vcd"

Получил файлы Hello.v, Hello-harness.v, vpi_user.cc

  • Как я могу протестировать файл Hello.v?
  • Какое использование vpi_user.cc?

chisel
person user5060279    schedule 16.07.2015    source источник

Ответы (1)


arrow_upward
0
arrow_downward

Для тестирования вашего дизайна в VCS вы можете использовать два сгенерированных файла verilog:

  • Hello.v: Ваш дизайн Chisel создан в Verilog
  • Hello-harness.v: код вашей тестовой среды в Verilog (сгенерированный параметром --genHarness). Конечно, вы должны изменить его, чтобы улучшить свой тест.
person FabienM    schedule 16.07.2015