Я пытаюсь синтезировать код, ошибки нет, но в отчете о карте я получил следующее информационное сообщение: -
INFO:LIT:244 - Все несимметричные выходы в этой конструкции используют выходные драйверы с ограниченной скоростью нарастания. Задержку на критичных по скорости несимметричных выходах можно значительно уменьшить, обозначив их на схеме как быстрые выходы.
Это сообщение является просто сообщением «Для вашей информации», потому что вы позволяете инструменту автоматически назначать скорость нарастания по умолчанию для всех контактов. Его можно игнорировать. Однако вы, вероятно, избавитесь от предупреждения, если явно укажете скорость нарастания ваших операций ввода-вывода вместо того, чтобы позволить инструменту назначать скорость нарастания по умолчанию. Вероятно, вы можете явно указать МЕДЛЕННУЮ скорость нарастания для каждого вывода и таким образом избавиться от предупреждения.
Вот руководство пользователя по ограничению операций ввода-вывода (на странице 251): http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/cgd.pdf Как разработчик FPGA вы должны обязательно научиться ограничивать операции ввода-вывода. Это довольно важно. Для каждого вывода вы всегда должны указывать такие свойства, как: номер вывода, поворот, стандарт ввода-вывода, подтягивающий/нижний/отсутствующий резистор, ток и нагрузка.
Относительно выбора быстрой или медленной скорости нарастания. Вы всегда должны выбирать самую медленную возможную скорость нарастания, которая является достаточно быстрой для вашего проекта. Хотя более высокая скорость нарастания уменьшает задержку примерно на наносекунду, это единственное его преимущество. Но у него есть много недостатков, в частности ухудшение качества сигнала в виде звона, электромагнитных излучений и чрезвычайно высоких скачков тока, когда несколько выводов меняют состояние одновременно. Это может привести к очень трудным для отладки проблемам со стабильностью, которые вам не нужны.
Попробуйте погуглить это информационное сообщение, это первая всплывающая страница:
http://forums.xilinx.com/t5/Spartan-Family-FPGAs/designating-outputs-as-fast-outputs/td-p/247578
Вы можете добавить ограничения скорости нарастания в свой файл ограничений, прочтите Руководство по ограничениям, на которое Остин ссылается на этом форуме Xilinx, чтобы узнать, как это сделать. Как примечание, вам нужно только увеличить скорость нарастания сигналов, которые переключаются «быстро».
