Я хочу создать программу для анализа Verilog и отображения блок-схемы. Может ли кто-нибудь помочь мне в отношении того, какие алгоритмы мне нужно изучить? Я нашел хороший синтаксический анализатор Verilog, но теперь мне нужно найти связь между каждым блоком и разместить их соответствующим образом. Его не нужно сильно оптимизировать.
ОБНОВИТЬ:
сейчас я использую ironPython для рисования блок-схемы в Visio.
- Создайте список блоков с их входами и выходами
- Создайте график, который сопоставляет все выходы блока с соответствующими входами. Это в основном имеет все связи между блоками.
- Найдите для них место на схеме Visio.
- Нарисуйте их в Visio
- Подключите их в Visio.