Модуль TAP (Test Anything Protocol) для Verilog или SystemVerilog

Существует ли реализация TAP (Test Anything Protocol) для Verilog? Было бы неплохо, потому что тогда я мог бы использовать proof для автоматической проверки результатов.

Обновление: 9.10.09: Был задан вопрос, почему бы не использовать утверждения. Частично TAP дает мне хорошие отчеты, такие как количество файлов и количество тестов. Его также можно использовать с smolder для отчета о прогрессе с течением времени.

12.10.09: Я ищу минимальную реализацию с количеством тестов в начале и в конце и функциями ok, diag и fail. is() было бы очень хорошо, но не обязательно.


tap fpga verilog system-verilog asic
person Brian Carlton    schedule 08.10.2009    source источник
comment
Почему бы не использовать утверждения systemverilog?   -  person Marty    schedule 09.10.2009

Ответы (1)


arrow_upward
1
arrow_downward

Я не думаю, что для Verilog существует собственная реализация TAP. Я бы сказал, что весь смысл использования TAP в том, что добавить генератор TAP относительно просто. Если вы планируете много работать на Verilog, вы можете написать свой собственный.

Тем не менее, смотрели ли вы veripool? Вы можете использовать Verilog::Parser в качестве моста для создания вывода TAP, который вы могли бы использовать с помощью TAP::Parser и Test::Harness.

person DaveParillo    schedule 14.10.2009
comment
Мне не нужно разбирать Verilog. Я думаю о чем-то, чтобы обрабатывать (генерация нескольких модулей) отчеты о прохождении/непрохождении, некоторое форматирование и подсчет. Затем вызов в конце, чтобы распечатать сводку. - person Brian Carlton; 14.10.2009
comment
Итак, вы ищете потребителя TAP, написанного на Verilog? - person DaveParillo; 14.10.2009