Ниже приводится описание MMU операционной системы (ОС Gate 2003):
Процессор использует двухуровневую таблицу страниц для преобразования виртуальных адресов в физические. Таблица страниц для обоих уровней хранится в основной памяти. Виртуальный и физический адреса имеют ширину 32 бита. Память адресуется побайтно. Для преобразования виртуального адреса в физический 10 наиболее значимых битов виртуального адреса используются в качестве индекса в таблице страниц первого уровня, а следующие 10 битов используются в качестве индекса в таблице страниц второго уровня. 12 младших битов виртуального адреса используются как смещение на странице. Предположим, что записи таблицы страниц на обоих уровнях таблиц страниц имеют ширину 4 байта. Кроме того, процессор имеет буфер просмотра в сторону (TLB) с частотой совпадений 96%. TLB кеширует недавно использованные виртуальные номера страниц и соответствующие номера физических страниц. Процессор также имеет физически адресуемую кэш-память с коэффициентом попадания 90%. Время доступа к основной памяти - 10 нс, время доступа к кеш-памяти - 1 нс, время доступа к TLB - также 1 нс.
Вопрос такой:
Как связаны кеш с коэффициентом совпадения 90% и TLB с коэффициентом попадания 96%? Где ОС проверяет в первую очередь: данные или инструкции?
